Pic 18f4550 gestione clock + PLL

RISOLTO! Le indicazioni sul postscaler del PLL che ho trovato in rete sono tutte contraddittorie. Alla fine ho guardato il diagramma a blocchi del 4550 e ho capito che il postscaler CPUDIV non agiva dopo il PLLDIV ma sui 96MHZ del PLL, quindi si può lavorare minimo ad una frequenza di 16MHZ. Ho corretto tutto nel programma e ora funziona tutto. Mamma mia che casino. Mai fidarsi di quello che scrivono online, con tutto il rispetto per questo splendido sito. Tanto per non cadere in equvoci... Non ho letto nulla di errato su questo sito.

Usando il PLL con un quarzo a 4MHz puoi ottenere i 96MHz necessari per il modulo USB.

Per la CPU puoi usare questo clock diviso per 2,3,4,6 o usare il clock interno (vari valori).

I limiti di cui parli non ci sono. Fai riferimento al diagramma a blocchi del modulo del clock riportato nel datasheet.
Dovrebbe essere piu' chiaro il percorso del clock che va alla CPU.

Saluti,

Mauro

...ho letto ora l'ultimo post!

come direbbero gli inglesi...shame on you!
Non stavi usando il datasheet per la configurazione!

...almeno potevi leggere la documentazione di EasyUSB...era chiaro questo aspetto!
I documenti LaurTec hanno l'80% di probabilità di essere corretti ma il datasheet il 99%!


Saluti,

Mauro

Lo so che il datasheet è corretto... però sul datasheet non sono riportati i comandi del compilatore C18 e spesso sono costretto a cercare online quello che manca nel datasheet. Il mio riferimento primario è sempre il datasheet.

...per quello ci sono i miei esempi!
Gli esempi per EasyUSB ti avrebbero risolto il problema sul nascere!

Saluti,

Mauro